關于磁珠的使用

    很多關于如何抑制電源地的噪聲,模擬數字地的劃分等帖子中都提到了磁珠的使用問題。在很多實際的工程應用中磁珠也確實在大量的使用,比如在板級入口電源,敏感電路模塊電源,差分信號線上等等都有大量使用。

方面一:電源噪聲的抑制

    在電源噪聲的抑制上很多帖子都提到了使用磁珠。在我設計的電路板上,板級入口電源,敏感電路模塊電源(比如ADC,DAC,關鍵運算放大器等),干擾大的𒊎電路模塊電源(高速比較器,高速數字器件等)都有使用。

    這方面磁珠的選擇不知道大家都關心哪些參數,通過電流能力;阻抗曲線等?在保證電流的情況下是不是100M阻抗越大越好呢?
            
    這里有個問題不是很明白就是ADC或者DAC的地也要與模擬地隔離么?是不是必要呢,還是說會帶來更壞的影響?

方面二:信號線上的磁珠使用

    這🐬方面的應用本人只在差分信號線上和一些數字電路對外接口上見過別人在設計中使用過。不知道這方面上磁珠的選擇🗹大家都有什么心得。